(CMA)
(CNAS)
(ISO)
(高新技术企业)
检测样品
半导体集成电路MOS随机存储器
实验周期
7-15个工作日，加急实验一般5个工作日
检测项目
输出高电平电压 VOH输出低电平电压静态条件下的电源电流维持状态时 VDD电源电流 IDDS维持状态时 VCC电源电流 ICCS输出高阻态时高电平电流 IOZH工作状态时 VCC电源电流 ICC输出高阻态电流 IOZ输出低电平电压 VOL建立时间、保持时间输入负载电流 ILI功能测试输入高电平电流 IIH输入低电平电流 IIL输出高阻态时低电平电流 IOZL维持状态时电源电流工作状态时 VDD电源电流 IDD存储器特定时间输入低电平电流输出低电平电压 VOL
检测标准
半导体器件集成电路 第2部分：数字集成电路 GB/T 17574-1998 第Ⅳ篇 第2节 1
《半导体集成电路第2部分：数字集成电路》 GB/T 17574-1998 第Ⅳ篇第2节第1条
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.1
半导体器件集成电路 第2部分：数字集成电路 GB/T 17574-1998 第Ⅳ篇 第2节 4
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.9
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.10
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.4
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.7
半导体器件集成电路 第2部分：数字集成电路 GB/T 17574-1998 第Ⅳ篇 第2节 7
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.2
《半导体集成电路第2部分：数字集成电路》 GB/T 17574-1998 第Ⅳ篇第3节第4.3条
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.3
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 4.14.2
半导体器件集成电路 第2部分：数字集成电路 GB/T 17574-1998 第Ⅳ篇 第2节 2
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.5
《半导体集成电路第2部分：数字集成电路》 GB/T 17574-1998 Ⅳ篇第2节第4条
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.6
GB/T17574-1998《半导体集成电路第2部分：数字集成电路》 GB/T 17574-1998 第Ⅳ篇第3节第4.6条
《半导体集成电路第2部分：数字集成电路》 GB/T 17574-1998 第Ⅳ篇第2节第2条
半导体集成电路MOS随机存储器测试方法的基本原理 SJ/T 10739-1996 2.2
以上标准仅供参考，如有其他标准需求或者实验方案需求可以咨询工程师
我们的实力
部分实验仪器
合作客户
注意：因业务调整，暂不接受个人委托测试望见谅。
